混寒吧专用
发表于 2020-5-11 12:28:35
<div id="post_content_131765232194" class="d_post_content j_d_post_contentclearfix" > 已收藏。</div>
最大牌002
发表于 2020-5-11 12:28:35
<div id="post_content_131765404855" class="d_post_content j_d_post_contentclearfix" > 专业 专业 顺便提问一下，b450m最新bios需要更新吗？</div>
■初╃夏■
发表于 2020-5-11 12:28:35
<div id="post_content_131765691579" class="d_post_content j_d_post_contentclearfix" > 火钳留名<div align="center"></div></div>
上官朵儿
发表于 2020-5-11 12:28:35
<div id="post_content_131765733751" class="d_post_content j_d_post_contentclearfix" > GKDGKD</div>
du魔术师
发表于 2020-5-11 12:28:35
<div id="post_content_131765837663" class="d_post_content j_d_post_contentclearfix" > 占个位置</div>
臨山古照雅少
发表于 2020-5-11 12:28:36
<div id="post_content_131765883466" class="d_post_content j_d_post_contentclearfix" > <div align="center"></div></div>
沁湘B_B
发表于 2020-5-11 12:28:36
<div id="post_content_131766906262" class="d_post_content j_d_post_contentclearfix" > A和I之间的恩怨情仇我们抛一边不谈，上一楼说的三个CLK（MCLK,UCLK,FCLK）之间的关系如何？这一楼就重点谈谈这个，因为理清了这三者的关系，才能为我们后面要说的超频理清头绪。<br><span class="edit_font_color"><strong>下面红字重要，重要，重要，</strong></span><strong>请一定要读懂它：</strong><br><strong><span class="edit_font_color">最为重要的一点就是：</span><span class="edit_font_color">除了即将发布的R3 3300X是单CCX以外，其他Zen2架构的所有CPU，均是多CCX架构，而跨CCX之间的数据传输，是通过IF（Infinty Fabric）总线完成的。IF总线速度越快越好，就是FCLK频率越高，CPU越快，内存也越快。所以有“锐龙三代吃内存”的说法。</span></strong><br><br><br><strong>先说结论：</strong><br><strong>1：三者互相影响，互相提高，互相制约。MCLK决定了UCLK和FCLK，FCLK的上限又决定了MCLK的最佳上限</strong><br><strong>2：当mclk：fclk：uclk是1:1:1的时候延迟最低。</strong><br><strong>3：理论上mclk，fclk，uclk<span class="edit_font_color">三者频率均为1933时，延迟最低，效能最好</span>。但实际上达不到，为什么？请看下面。</strong><br> <br>Zen2的复古设计将内存控制器，PCIE控制器等部分从核心中拿了出来，<br>其中，核心和缓存被集中在Chiplet芯片里，这个Die里可能有1个或者2个CCD。<br>而互联部分的IF总线，内存控制器UMC、PCIE/NVME/SATA、时钟生成器和其他IO部分则被放在名为cIOD的芯片里(北桥)，通过Infinty Fabric总线进行连接(FSB)。这个叫I/O Die<br>一块CCX里的四个核心之间通过CCX 内的三级高速缓冲实现数据同步、共享，而<span class="edit_font_color"><strong>俩块CCX 之间的数据同步和共享必须通过 IF 总线到内存上进行。</strong></span><br><span class="edit_font_color"><strong><br></strong></span><br><span class="edit_font_color"><strong>好，决定性能的时刻到了，请看下一楼，MCLKFCLKUCLK的极限</strong></span></div>
沁湘B_B
发表于 2020-5-11 12:28:36
<div id="post_content_131767376094" class="d_post_content j_d_post_contentclearfix" > <span class="edit_font_color"><strong>1：MCLK</strong></span><br><span class="edit_font_color"><strong>MCLK的上限由内存颗粒体质决定</strong></span>，绝大部分在1066-2400之间。也就是我们平时说的2133到4800的条子。那些参赛的，特挑体质的内存颗粒，MCLK上限甚至能达到2500-3100，但是价格也是可望而不可及的。<br>MCLK的体质一般靠经验判断，譬如都知道Bdie，CJR，Edie好，上限大概有数。<br>或者通过正规厂商的XMP信息判断，譬如4800C19的内存，它的颗粒MCLK上限必然最低也能达到2400<br><br><br><span class="edit_font_color"><strong>2：FCLK</strong></span><br>FCLK的上限由IF总线体质决定，FCLK能提升的极限频率占比大概情况如下：<br>极品：FCLK极限=1933 概率小于3% 内存频率建议3866<br><strong>优秀：FCLK极限=1900 概率大概25%内存频率建议3800</strong><br><strong>良好：FCLK极限=1866 概率大概60%内存频率建议3733</strong><br>一般：FCLK极限=1833 概率大概90%内存频率建议3666<br>渣渣：FCLK极限=1800 概率大概99%内存频率建议3600<br>天雷：FCLK极限=1767 概率1%不到，内存频率建议3533<br>IF总线的体质只能上机摸索，从1933MHz挨个试下去吧，具体如何操作，我在华硕篇第5楼已经说的很详细，传送门：https://tieba.baidu.com/p/6625257591<br><br><br><span class="edit_font_color"><strong>3：UCLK</strong></span><br>UCLK的上限，由内存控制器UMC的体质决定。从官方给的PPT来看，<span class="edit_font_color"><strong>Zen2的UCLK的上限范围大约在2100以上，意味着内存超4200是基本盘</strong></span>（前提是你颗粒的MCLK极限能跟上，FCLK倒是无关紧要，因为可以异步）。上官方PPT图<br><div align="center"></div><br><br><span class="edit_font_color"><strong>简单翻译一下就是：<br>最佳甜蜜点：DDR4-3733 C17<br>最高性价比：DDR4-3600 C16</strong></span><br>关于ZEN2的内存控制器UMC体质的俩句话：<br><span class="edit_font_color"><strong>4200+with ease<br>（意思就是超到4200以上频率，是不费吹灰之力的）<br>5133频率咱也是如愿达成的</strong></span><br>可见，ZEN2CPU UMC体质的基本盘就是4200了。<br><br><br>至于UMC的UCLK上限极限，直接影响内存的OC极限和稳定程度，体质极限只能上机测试，生产周期之类的完全看不出来。</div>
沁湘B_B
发表于 2020-5-11 12:28:37
<div id="post_content_131767677848" class="d_post_content j_d_post_contentclearfix" > 占楼插眼<div align="center"></div></div>
zhengzhouqianb
发表于 2020-5-11 12:28:37
<div id="post_content_131767688718" class="d_post_content j_d_post_contentclearfix" > 来了来了，占楼看操作</div>